• 北大核心期刊(《中文核心期刊要目总览》2017版)
  • 中国科技核心期刊(中国科技论文统计源期刊)
  • JST 日本科学技术振兴机构数据库(日)收录期刊

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

一种28Gbps高速SERDES发射器

付玉山 马奎 唐重林 梁蓓

付玉山, 马奎, 唐重林, 梁蓓. 一种28Gbps高速SERDES发射器[J]. 微电子学与计算机, 2021, 38(10): 103-108. doi: 10.19304/J.ISSN1000-7180.2021.0017
引用本文: 付玉山, 马奎, 唐重林, 梁蓓. 一种28Gbps高速SERDES发射器[J]. 微电子学与计算机, 2021, 38(10): 103-108. doi: 10.19304/J.ISSN1000-7180.2021.0017
FU Yushan, MA Kui, TANG Chonglin, LIANG Bei. A 28Gbps high-speed SERDES transmitter[J]. Microelectronics & Computer, 2021, 38(10): 103-108. doi: 10.19304/J.ISSN1000-7180.2021.0017
Citation: FU Yushan, MA Kui, TANG Chonglin, LIANG Bei. A 28Gbps high-speed SERDES transmitter[J]. Microelectronics & Computer, 2021, 38(10): 103-108. doi: 10.19304/J.ISSN1000-7180.2021.0017

一种28Gbps高速SERDES发射器

doi: 10.19304/J.ISSN1000-7180.2021.0017
详细信息
    作者简介:

    付玉山  男,(1994-),硕士研究生.研究方向为模拟集成电路,高速接口电路的设计与研究

    马奎  男,(1985-),博士,副教授. 研究方向为高精度模拟和数模混合集成电路设计、半导体集成技术、功率芯片可靠性

    唐重林  男,(1984-),硕士. 研究方向为高速SERDES设计与研究

    梁蓓(通讯作者)  女,(1963-),博士,教授. 研究方向为集成电路设计、电子系统设计.E-mail: liangbei31@163.com

  • 中图分类号: TN47

A 28Gbps high-speed SERDES transmitter

  • 摘要: 介绍了一种基于源串联终端(Source-Series Terminated) 驱动结构的高速(28Gbps)SERDES发射器设计.详述了整个TX的架构与原理;采用数模混合控制的时钟占空比校准(DCC)电路,有效降低了DCD; 并且改进了一种基于SST结构的阻抗调谐与加重均衡解耦的发射单元结构,大大降低了逻辑控制的复杂程度.该发射器电路可用于对传输速率要求在1 Gbps~28 Gbps的FPGA.设计采用了中芯国际14 nm FinFET工艺制作,样品测试结果显示,输出速率在28 Gbps速率下时,发射器指标满足PCIE 4.0协议标准.
  • 图  1  发送端框图

    图  2  发射器的基本结构

    图  3  占空比失真采样示意

    图  4  DCC的基本结构

    图  5  CML驱动基本结构

    图  6  SST驱动级结构

    图  7  一种均衡与阻抗匹配结合的驱动单元

    图  8  加重与阻抗调谐解耦的驱动级单元

    图  9  仿真眼图

    图  10  测试眼图

    图  11  pre-cursor测试结果

    图  12  post-cursor测试结果

  • [1] 湛伟. 高速Serdes技术的发展趋势和挑战[J]. 电子产品世界, 2019, 26(9): 48-53. https://www.cnki.com.cn/Article/CJFDTOTAL-DZCS201909015.htm

    ZHAN W. Development trend and challenge of high speed Serdes technology[J]. Electronic Products World, 2019, 26(9): 48-53. https://www.cnki.com.cn/Article/CJFDTOTAL-DZCS201909015.htm
    [2] 王磊. 一种10Gbps高速串行数据发送器电路的研究[D]. 西安: 西安电子科技大学, 2017.

    WANG L. The research on a 10Gbps high-speed serial transmitter[D]. Xi'an: Xidian University, 2017.
    [3] WENZEL R, ZHOU T D, KARAKO S. Flip-chip package for 28G SerDes interface[C]//2016 IEEE 25th Conference on Electrical Performance of Electronic Packaging and Systems (EPEPS). San Diego, USA: IEEE, 2016: 11-14. DOI: 10.1109/EPEPS.2016.7835407
    [4] 王增福. 高速串行传输关键技术的研究与设计[D]. 西安: 西安电子科技大学, 2012.

    WANG Z F. Research and design on Key Technologies of high-speed serial data transmission[D]. Xi'an: Xidian University, 2012.
    [5] 青旭东, 王永禄, 秦少宏, 等. 一种新型超高速高精度时钟占空比校准电路[J]. 微电子学, 2018, 48(2): 241-245. DOI:  10.13911/j.cnki.1004-3365.170258.

    QING X D, WANG Y L, QIN S H, et al. A new ultra high speed and high precision duty cycle calibration circuit[J]. Microelectronics, 2018, 48(2): 241-245. DOI:  10.13911/j.cnki.1004-3365.170258.
    [6] 王东旅. 高速串行通信中时间抖动的若干问题研究[D]. 合肥: 中国科学技术大学, 2011.

    WANG D L. Study on some issues of jitter in high-speed serial communication[D]. Hefei: University of Science and Technology of China, 2011.
    [7] 伍得阳. 低抖动时钟占空比校准电路的研究与设计[D]. 上海: 复旦大学, 2013.

    WU D Y. Research and design of low jitter clock duty cycle calibration circuit[D]. Shanghai: Fudan University, 2013.
    [8] 韦雪明. 高速SERDES接口芯片设计关键技术研究[D]. 成都: 电子科技大学, 2012.

    WEI X M. Researches on key technologies of the high-speed SERDES interface chip design[D]. Chengdu: University of Electronic Science and Technology of China, 2012.
    [9] LV X W, ZHANG C M. Design of a CML driver circuit in 28 nm CMOS process[C]//2018 IEEE Asia Pacific Conference on Postgraduate Research in Microelectronics and Electronics (PrimeAsia). Chengdu, China: IEEE, 2018: 9-12. DOI: 10.1109/PRIMEASIA.2018.8598145.
    [10] MENOLFI C, TOIFL T, BUCHMANNP, et al. A 16Gb/s source-series terminated transmitter in 65 nm CMOS SOI[C]//2007 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. San Francisco, USA: IEEE, 2007: 446-447. DOI: 10.1109/ISSCC.2007.373486.
    [11] 史航. 高速SerDes信号和均衡技术研究[D]. 杭州: 浙江大学, 2015.

    SHI H. Research on high-speed SerDes signaling and equalization[D]. Hangzhou: Zhejiang University, 2015.
    [12] BICHAN M, TING C, ZAND B, et al. A 32Gb/s NRZ 37dB SerDes in 10nm CMOS to support PCI express gen 5 protocol[C]//2020 IEEE Custom Integrated Circuits Conference (CICC). Boston, MA, USA: IEEE, 2020: 1-4. DOI: 10.1109/CICC48029.2020.9075947.
    [13] WONG K L J, MANSURI M, HATAMKHANI H, et al. A 27-mW 3.6-Gb/s I/O transceiver[C]//2003 Symposium on VLSI Circuits. Digest of Technical Papers. Kyoto, Japan: IEEE, 2003: 99-102. DOI: 10.1109/VLSIC.2003.1221173.
    [14] LU Y, JUNG K, HIDAKA Y, et al. Design and analysis of energy-efficient reconfigurable pre-emphasis voltage-mode transmitters[J]. IEEE Journal of Solid-State Circuits, 2013, 48(8): 1898-1909. DOI:  10.1109/JSSC.2013.2258790.
    [15] PCI-SIG, Rev. 4.0 Version 1.0 PCI Express Base Specification[S]. 2017.
  • 加载中
图(12)
计量
  • 文章访问数:  73
  • HTML全文浏览量:  34
  • PDF下载量:  8
  • 被引次数: 0
出版历程
  • 收稿日期:  2021-01-05
  • 修回日期:  2021-01-26
  • 刊出日期:  2021-10-05

目录

    /

    返回文章
    返回