• 北大核心期刊(《中文核心期刊要目总览》2017版)
  • 中国科技核心期刊(中国科技论文统计源期刊)
  • JST 日本科学技术振兴机构数据库(日)收录期刊

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

一种低功耗时钟树的设计和优化方法

朱佳琪 陈岚 王海永

朱佳琪, 陈岚, 王海永. 一种低功耗时钟树的设计和优化方法[J]. 微电子学与计算机, 2021, 38(10): 85-90. doi: 10.19304/J.ISSN1000-7180.2021.0015
引用本文: 朱佳琪, 陈岚, 王海永. 一种低功耗时钟树的设计和优化方法[J]. 微电子学与计算机, 2021, 38(10): 85-90. doi: 10.19304/J.ISSN1000-7180.2021.0015
ZHU Jiaqi, CHEN Lan, WANG Haiyong. A low-power clock tree design and optimization method[J]. Microelectronics & Computer, 2021, 38(10): 85-90. doi: 10.19304/J.ISSN1000-7180.2021.0015
Citation: ZHU Jiaqi, CHEN Lan, WANG Haiyong. A low-power clock tree design and optimization method[J]. Microelectronics & Computer, 2021, 38(10): 85-90. doi: 10.19304/J.ISSN1000-7180.2021.0015

一种低功耗时钟树的设计和优化方法

doi: 10.19304/J.ISSN1000-7180.2021.0015
基金项目: 

北京市科技计划国产EDA工具产业链应用推广示范平台项目 Z201100004220005

详细信息
    作者简介:

    朱佳琪  女,(1996-),硕士.研究方向为数字集成电路后端物理设计

    王海永  男,(1976-),博士.研究方向为大规模集成电路设计

    通讯作者:

    陈岚(通讯作者)  女,(1968-),博士.研究方向为纳米及SoC芯片设计方法学、移动通讯系统低功耗技术及物联网芯片技术等. E-mail: chenlan@ime.ac.cn

  • 中图分类号: TN47;TN432

A low-power clock tree design and optimization method

  • 摘要: 本文研究纳米工艺下低功耗时钟树的设计和优化方法.以时钟信号的转换时间和负载电容作为实现时钟树低功耗的两个设计变量,基于时钟网络的寄生电阻-电容模型,分析出金属布线宽度减小、间距变大可以降低时钟树功耗,但是,该方法会对时钟树的时序产生影响.于是,本文提出一种以低功耗和低时序违例为联合约束条件的时钟树设计和优化方法,并给出了低功耗时钟树综合设计流程.实验证明,与一般经验设计相比,本文提出的时钟树设计和优化方法在典型情况下可以降低时钟网络的动态功耗10.3%,总的时序违例降低7.07%.
  • 图  1  时钟信号上升、下降瞬变图

    图  2  时钟树布线结构简单模型

    图  3  建立时间/保持时间分析图

    图  4  时钟树功耗和时序联合优化的设计流程

    图  5  不同工艺角下,不同宽度和间距所对应的Q值

    表  1  不同工艺角下最优宽度、最优间距表

    ff tt ss
    最优宽度最优间距 0.3 μm
    0.7 μm
    0.3 μm
    0.6 μm
    0.3 μm
    0.5 μm
    下载: 导出CSV
  • [1] 王成龙, 张万荣, 万培元, 等. 一种UHF RFID标签低功耗物理设计与实现[J]. 固体电子学研究与进展, 2015, 35(3): 253-258. https://www.cnki.com.cn/Article/CJFDTOTAL-GTDZ201503009.htm

    WANG C L, ZHANG W R, WAN P Y, et al. Aphysical design and realization of a low-power UHF RFID Tag[J]. Research & Progress of Solid State Electronics, 2015, 35(3): 253-258. https://www.cnki.com.cn/Article/CJFDTOTAL-GTDZ201503009.htm
    [2] 常晓夏, 潘亮, 李勇. 射频识别芯片设计中时钟树功耗的优化与实现[J]. 中国集成电路, 2011, 20(9): 36-39. DOI:  10.3969/j.issn.1681-5289.2011.09.051.

    CHANG X X, PAN L, LI Y. The CTS power optimization method in RFID design implementation[J]. China Integrated Circuit, 2011, 20(9): 36-39. DOI:  10.3969/j.issn.1681-5289.2011.09.051.
    [3] 潘静, 吴武臣, 侯立刚, 等. ASIC物理设计中的时钟树综合优化研究[J]. 微电子学, 2011, 41(6): 872-875. https://www.cnki.com.cn/Article/CJFDTOTAL-MINI201106022.htm

    PAN J, WU W C, HOU L G, et al. Optimization of clock tree synthesis in physical design of ASIC's[J]. Microelectronics, 2011, 41(6): 872-875. https://www.cnki.com.cn/Article/CJFDTOTAL-MINI201106022.htm
    [4] 阳若宁. 一种低功耗集成电路的时钟分布策略[J]. 中南林业科技大学学报, 2011, 31(12): 192-196. DOI: 10.3969/j.issn.1673-923X.2011.12.036.

    YANG R N. A low power clock distribution scheme on ASIC[J]. Journal of Central South University of Forestry&Technology, 2011, 31(12): 192-196. DOI: 10.3969/j.issn.1673-923X.2011.12.036.
    [5] 张振鹏, 张立军, 郑坚斌, 等. 基于AOCV的低功耗标准单元设计[J]. 电子设计工程, 2017, (07): 134-138. https://www.cnki.com.cn/Article/CJFDTOTAL-GWDZ201707033.htm

    ZHANG Z P, ZHANG L J, ZHENG J B, et al. Design of low power standard cell based on AOCV[J]. Electronic Design Engineering, 2017, (07): 134-138. https://www.cnki.com.cn/Article/CJFDTOTAL-GWDZ201707033.htm
    [6] 王鹏飞, 丁士进, 张卫, 等. 低k介质对CMOS芯片动态功耗的影响[J]. 自然科学进展, 2001, 11(3): 317-321. DOI: 10.3321/j.issn:1002-008X.2001.03.017.

    WANG P F, DINGS J, ZHANGW, et al. The influence of low-k medium on the dynamic power consumption of CMOS chips[J]. Progress in Natural Science, 2001, 11(3): 317-321. DOI: 10.3321/j.issn:1002-008X.2001.03.017.
    [7] 邝嘉, 黄河. VDSM集成电路互连特性及RC延迟研究[J]. 半导体技术, 2008, 33(1): 68-72. DOI:  10.3969/j.issn.1003-353X.2008.01.018.

    KUANG J, HUANG H. Study on VDSM interconnect characteristics and RC delay [J]. Semiconductor Technology, 2008, 33(1): 68-72. DOI:  10.3969/j.issn.1003-353X.2008.01.018.
    [8] 刘晓晓. 深亚微米VLSI设计中互连问题研究的理论与实践[M]. 北京: 北京出版社, 2014.

    LIU X X. Theory and Practice of research on interconnection problems in deep submicron VLSI design[M]. Beijing: Beijing Publishing House, 2014.
    [9] 陈小桥, 袁兴娟, 陈晓东. 深亚微米集成电路设计中的互连线延迟问题[J]. 电子与封装, 2005, 5(3): 29-32. DOI:  10.3969/j.issn.1681-1070.2005.03.007.

    CHEN X Q, YUAN X J, CHEN X D. Interconnect wire delay questions in deep submicron IC design[J]. Electronics & Packaging, 2005, 5(3): 29-32. DOI:  10.3969/j.issn.1681-1070.2005.03.007.
    [10] 李仁发, 徐实, 赵振宇, 等. 基于深亚微米工艺长互连线延迟优化的设计方法研究[J]. 湖南大学学报(自然科学版), 2015, 42(4): 85-92. https://www.cnki.com.cn/Article/CJFDTOTAL-HNDX201504013.htm

    LI R F, XU S, ZHAO Z Y, et al. Interconnect delay optimization for deep submicron technology[J]. Journal of Hunan University(Natural Sciences), 2015, 42(4): 85-92. https://www.cnki.com.cn/Article/CJFDTOTAL-HNDX201504013.htm
    [11] 朱冬平, 黄河, 邝嘉. 集成电路的互连线延迟分析[J]. 现代计算机(专业版), 2008(3): 18-22. DOI:  10.3969/j.issn.1007-1423-b.2008.03.00.

    ZHU D P, HUANG H, KUANG J. Analysis of IC interconnect delay[J]. Modern Computer, 2008(3): 18-22. DOI:  10.3969/j.issn.1007-1423-b.2008.03.00.
  • 加载中
图(5) / 表(1)
计量
  • 文章访问数:  197
  • HTML全文浏览量:  42
  • PDF下载量:  6
  • 被引次数: 0
出版历程
  • 收稿日期:  2021-01-05
  • 修回日期:  2021-02-01
  • 刊出日期:  2021-10-05

目录

    /

    返回文章
    返回