• 北大核心期刊(《中文核心期刊要目总览》2017版)
  • 中国科技核心期刊(中国科技论文统计源期刊)
  • JST 日本科学技术振兴机构数据库(日)收录期刊

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

LOD效应和WPE效应在纳米工艺PDK中的应用

周欢欢 陈岚 尹明会 王晨 张卫华

周欢欢, 陈岚, 尹明会, 王晨, 张卫华. LOD效应和WPE效应在纳米工艺PDK中的应用[J]. 微电子学与计算机, 2019, 36(2): 1-5.
引用本文: 周欢欢, 陈岚, 尹明会, 王晨, 张卫华. LOD效应和WPE效应在纳米工艺PDK中的应用[J]. 微电子学与计算机, 2019, 36(2): 1-5.
ZHOU Huan-huan, CHEN Lan, YIN Ming-hui, WANG Chen, ZHANG Wei-hua. The Apply of LOD Effects and WPE Effect in Nanometer Process PDK[J]. Microelectronics & Computer, 2019, 36(2): 1-5.
Citation: ZHOU Huan-huan, CHEN Lan, YIN Ming-hui, WANG Chen, ZHANG Wei-hua. The Apply of LOD Effects and WPE Effect in Nanometer Process PDK[J]. Microelectronics & Computer, 2019, 36(2): 1-5.

LOD效应和WPE效应在纳米工艺PDK中的应用

基金项目: 

国家03重大专项资助项目 2018ZX03001007-003

北京市技术专项资助项目 Z171100001117147

详细信息
    作者简介:

    周欢欢   女,(1984-),助理研究员.研究方向为纳米工艺的PDK及标准单元库开发

    尹明会  女,(1983-),副研究员.研究方向为纳米工艺的PDK及标准单元库开发

    通讯作者:

    陈岚(通讯作者)  女,(1968-),研究员,博士生导师.研究方向为超深亚微米芯片设计方法学及计算机体系结构. E-mail:chenlan@ine.ac.cn

  • 中图分类号: TN40

The Apply of LOD Effects and WPE Effect in Nanometer Process PDK

  • 摘要:

    本文研究了自主开发的40 nm工艺PDK中的LOD效应和WPE效应.LOD参数SA和WPE参数left影响CMOS器件特性, 尤其饱和电流Idsat和阈值电压VTH.随着SA减小, NMOS的Idsat减小4.25%而VTH增大2.79%;PMOS的电参数与SA关系曲线与NMOS的一致, 但比NMOS趋势要强, Idsat减小8.32%而VTH增大6.78%;并解释了LOD效应的物理机制.随着left的减小, NMOS的Idsat减小9.03%而VTH增大12.5%;PMOS的电参数与left关系曲线比NMOS的要弱, Idsat减小8.50%而VTH增大4.61%, 并提出了WPE效应下器件电参数变化原因.在纳米工艺PDK中, LOD效应和WPE效应的准确应用可以更好地模拟器件性能并改善电路设计精度.

     

  • 图 1  PDK中显示LOD参数

    图 2  N/PMOS电参数与SA尺寸的关系曲线

    图 3  PDK中显示WPE参数

    图 4  PDK中显示器件左边衬底接触(Left Tap)情况

    图 5  N/PMOS电参数与WPE的对应关系

    表  1  不同SA尺寸下N/PMOS电参数

    SA/μm Idsat_N/μA VTH_N/mV |Idsat_P|/μA |VTH_P|/mV
    0.12 524.188 508.467 257.604 549.887
    1 544.84 496.235 278.327 518.889
    2 546.481 495.272 279.967 516.447
    3 547.036 494.946 280.521 515.623
    4 547.315 494.783 280.8 515.209
    5 547.483 494.684 280.967 514.956
    下载: 导出CSV

    表  2  不同left尺寸下N/PMOS电参数

    left/μm Idsat_N/mA VTH_N/mV |Idsat_P|/μA |VTH_P|/mV
    0.3 476.875 572.016 235.699 575.233
    0.5 505.722 520.679 248.245 559.686
    1 519.981 511.237 255.469 552.109
    1.5 523.033 509.226 257.018 550.496
    2 524.188 508.467 257.604 549.887
    下载: 导出CSV
  • [1] Zhang Y, Liu B, Yang B, et al. CMOS Op-amp circuit synthesis with geometric propramming models for layout-dependent effects [C]// Thirteenth International Symposium on Quality Electronic Design (ISQED). Santa Clara, CA, USA: IEEE, 2012: 464-469.
    [2] Li R Y, Tao J J, Yang T, et al. A systematic study of layout proximity effects for 28nm Poly/SiON logic technology [C]// China Semiconductor Technology International Conference (CSTIC). Shanghai, China: IEEE, 2015: 1-4.
    [3] P.G.Drennan, M.L.Kniffin, D.R.Locascio. Implications of proximity effects for analog design[C]// IEEE Custom Integrated Circuits Conference. San Jose, CA, USA: IEEE, 2006: 169-176.
    [4] C. Ndiaye, V. Huard, R. Bertholon, et al. Layout Dependent Effect: Impact on device performance and reliability in recent CMOS node[C]// 2016 IEEE International Integrated Reliability Workshop (IIRW). South Lake Tahoe, CA, USA : IEEE, 2016: 24-28.
    [5] Hung-Chih Ou, Kai-Han Tseng, Jhao-Yan Liu, et al. Layout-Dependent Effects-Aware Analytical Analog Placement[J]. IEEE Transactions on Computer-Aided design of integrated circuits and systems, 2016, 8(35): 1243-1254. http://ieeexplore.ieee.org/document/7167374/
    [6] SMIC. TD-LO28-SP-2001. 28nm Poly SiON Low Power 1P10M 1.05V/1.8V SPICE Model(Version 1.1) [S]. Joe Li, Aug 2008: 49-54.
    [7] Yi-Ming Sheu, Ke-Wei Su, Shiyang Tian, et al. Modeling the Well_Edge Proximity Effect in Highly Scaled MOSFETs[J]. IEEE Transactions on Electron Devices, 2006, 11(53): 831-834. https://www.ir.nctu.edu.tw/bitstream/11536/11577/1/000241805300017.pdf
  • 加载中
图(5) / 表(2)
计量
  • 文章访问数:  880
  • HTML全文浏览量:  463
  • PDF下载量:  70
  • 被引次数: 0
出版历程
  • 收稿日期:  2018-05-09
  • 修回日期:  2018-05-22

目录

    /

    返回文章
    返回