• 北大核心期刊(《中文核心期刊要目总览》2017版)
  • 中国科技核心期刊(中国科技论文统计源期刊)
  • JST 日本科学技术振兴机构数据库(日)收录期刊

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

基于RISC-V的异构系统任务管理机制设计与研究

苏鹏 景乃锋

苏鹏, 景乃锋. 基于RISC-V的异构系统任务管理机制设计与研究[J]. 微电子学与计算机, 2020, 37(9): 6-10.
引用本文: 苏鹏, 景乃锋. 基于RISC-V的异构系统任务管理机制设计与研究[J]. 微电子学与计算机, 2020, 37(9): 6-10.
SU Peng, JING Nai-feng. Design and research of task management mechanism based on RISC-V heterogeneous system[J]. Microelectronics & Computer, 2020, 37(9): 6-10.
Citation: SU Peng, JING Nai-feng. Design and research of task management mechanism based on RISC-V heterogeneous system[J]. Microelectronics & Computer, 2020, 37(9): 6-10.

基于RISC-V的异构系统任务管理机制设计与研究

详细信息
    作者简介:

    苏鹏  男,(1992-),硕士研究生.研究方向为计算机体系结构与可重构计算.E-mail: su540377269@sjtu.edu.cn

    景乃锋  男,(1982-),博士,副研究员.研究方向为计算机体系结构

  • 中图分类号: TP303

Design and research of task management mechanism based on RISC-V heterogeneous system

  • 摘要: 随着当前面向特定领域加速器设计的快速发展,基于加速器的异构系统是计算架构设计发展的新趋势.但复杂的异构系统对编程方式以及处理器和加速器之间的高效交互提出了挑战.如何描述主处理器和加速器的计算任务,降低两者之间的数据传输代价,并让处理器高效地完成对加速器的任务管理调度是保证异构系统性能的关键技术.本文基于一种以数据流为驱动的可重构阵列,基于工作特点,通过对其驱动方式、数据流向、输入输出等进行抽象,提出了一种与主控之间任务管理机制和互连方式,包括硬件的主机接口,软件的任务管理系统等,并基于RISC-V指令集的Rocket Core上实现并验证.
  • 图  1  任务状态转换图

    图  2  主机接口示意图

    图  3  整合信息占用位情况

    图  4  临时参数信息占用位情况

    图  5  指令管理器结构

    图  6  仿真结果

    表  1  任务状态

    状态 描述
    0:初始状态 程序员设定任务,将任务编号,阵列编号,配置文件等信息告知CPU
    1:创建状态 CPU创建任务,加入到任务队列中
    2:就绪状态 任务信息已加载到阵列的缓冲区中等待执行
    3:运行状态 阵列执行任务
    4:完成状态 任务执行完毕
    下载: 导出CSV

    表  2  不同任务发送时间对比

    算法 参数个数 指令数 整合周期 发送周期
    GaussFilter 2 7 38 7
    BFS 7 17 58 17
    KNN 8 19 62 19
    SPMV 10 23 70 23
    下载: 导出CSV

    表  3  资源利用情况

    资源 使用个数 可用个数 占比/%
    LUT 246 203 800 0.12
    LUTRAM 220 64 000 0.34
    FF 25 407 600 0.006
    IO 285 500 70
    BUFG 1 32 3.13
    下载: 导出CSV
  • [1] LI Y Y, PANG J M, LI Y B. Multi-dimensional Parallelism Recognition Method Of Nested Loop For Many-core Processors[J]. Application Research of Computers, 2018, 35(11):117-120. http://en.cnki.com.cn/Article_en/CJFDTotal-JSYJ201811027.htm
    [2] FIOLHAIS L, GONÇALVES F, DUARTE R P, et al. Low Energy Heterogeneous Computing with Multiple RISC-V and CGRA Cores[C]// 2019 IEEE International Symposium on Circuits and Systems (ISCAS). Sapporo, Japan, 2019.
    [3] ASANOVIC K, AVIZIENIS R, BACHRACH J, et al. The rocket chip generator[J]. EECS Department, University of California. Berkeley, Tech. Rep. UCB/EECS-2016-17, 2016.
    [4] MARONGIU A, CAPOTONDI A, TAGLIAVINI G, et al. Simplifying Many-Core-Based Heterogeneous SoC Programming With Offload Directives[J]. IEEE Transactions on Industrial Informatics, 2015, 11(4):957-967. doi:  10.1109/TII.2015.2449994
    [5] SUN Y X. Hardware Design And Realization Of Semaphore Management In RTOS[D]. Qingdao: Qingdao University, 2015.
    [6] XIONG P X. Programming Guide For RT Thread Real Time Operating System[R]. Shanghai: RT-Thread Studio. 2010.
    [7] ZHANG Y N, MA M M, LI K N. Brief History And Prospect Of Coprocessors[J]. China Science and Technology Information, 2008(13):115-117. http://www.wanfangdata.com.cn/details/detail.do?_type=perio&id=zgkjxx200813068
    [8] NAJAFI N, CLAYTON K W, BAER W, et al. An architecture and interface for VLSI sensors[C]// IEEE Solid-state Sensor & Actuator Workshop. Hilton Head Island, SC, USA, IEEE, 1988.
    [9] Andrew Waterman, Yunsup Lee. RISC-V Privileged Spec[EB/OL].[2019-11-20]. https://riscv.org/specifications/privileged-isa/
  • 加载中
图(6) / 表(3)
计量
  • 文章访问数:  70
  • HTML全文浏览量:  33
  • PDF下载量:  2
  • 被引次数: 0
出版历程
  • 收稿日期:  2019-11-19
  • 修回日期:  2019-12-14
  • 刊出日期:  2020-09-05

目录

    /

    返回文章
    返回