• 北大核心期刊(《中文核心期刊要目总览》2017版)
  • 中国科技核心期刊(中国科技论文统计源期刊)
  • JST 日本科学技术振兴机构数据库(日)收录期刊

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

ARM并行阵列机中的路由器设计

杜丽娜 韩俊刚 李卯良

杜丽娜, 韩俊刚, 李卯良. ARM并行阵列机中的路由器设计[J]. 微电子学与计算机, 2017, 34(2): 72-76,82.
引用本文: 杜丽娜, 韩俊刚, 李卯良. ARM并行阵列机中的路由器设计[J]. 微电子学与计算机, 2017, 34(2): 72-76,82.
DU Li-na, HAN Jun-gang, LI Mao-liang. Router Design for a ARM Parallel Processor[J]. Microelectronics & Computer, 2017, 34(2): 72-76,82.
Citation: DU Li-na, HAN Jun-gang, LI Mao-liang. Router Design for a ARM Parallel Processor[J]. Microelectronics & Computer, 2017, 34(2): 72-76,82.

ARM并行阵列机中的路由器设计

详细信息
    作者简介:

    杜丽娜,女,(1989-),硕士研究生.研究方向为数字集成电路.E-mail:1403224191@qq.com.

    韩俊刚,男,(1943-),博士,教授.研究方向为集成电路系统设计和验证、计算机体系结构.

    李卯良,男,(1991-),硕士研究生.研究方向为数字集成电路.

  • 中图分类号: TP302

Router Design for a ARM Parallel Processor

  • 摘要: 针对ARM并行阵列机结构,提出了与之相适应的通信结构,采用4个路由器完成16个处理器内核之间的通信,有效地节约了面积.该路由器采用基于数据包交换的片上网络通信方式,内部运用缓存机制、经典的XY路由算法和专用的仲裁策略再加入数据多播,且处理器选用低功耗、高性能的ARM内核,通过采用以上机制能够有效降低数据传播延迟和功耗.实验结果表明采用该方案设计的路由器时钟频率最高可达406.009 MHz,能够满足该ARM阵列机对于通信速率的要求.
  • 加载中
计量
  • 文章访问数:  51
  • HTML全文浏览量:  12
  • PDF下载量:  1
  • 被引次数: 0
出版历程
  • 收稿日期:  2016-05-09
  • 修回日期:  2016-06-26

目录

    /

    返回文章
    返回