• 北大核心期刊(《中文核心期刊要目总览》2017版)
  • 中国科技核心期刊(中国科技论文统计源期刊)
  • JST 日本科学技术振兴机构数据库(日)收录期刊

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

基于无冲突访存规则的高性能FFT处理器的设计与实现

徐礼晗 景佳 许丁鸿 宋宇鲲

徐礼晗, 景佳, 许丁鸿, 宋宇鲲. 基于无冲突访存规则的高性能FFT处理器的设计与实现[J]. 微电子学与计算机, 2021, 38(1): 57-63.
引用本文: 徐礼晗, 景佳, 许丁鸿, 宋宇鲲. 基于无冲突访存规则的高性能FFT处理器的设计与实现[J]. 微电子学与计算机, 2021, 38(1): 57-63.
XU Li-han, JING Jia, XU Ding-hong, SONG Yu-kun. Design and implementation of high performance FFT processor based on conflict-free access rules[J]. Microelectronics & Computer, 2021, 38(1): 57-63.
Citation: XU Li-han, JING Jia, XU Ding-hong, SONG Yu-kun. Design and implementation of high performance FFT processor based on conflict-free access rules[J]. Microelectronics & Computer, 2021, 38(1): 57-63.

基于无冲突访存规则的高性能FFT处理器的设计与实现

基金项目: 

国家自然科学基金 61874156

国家重点研发计划 2018YFB2202604

详细信息
    作者简介:

    徐礼晗  男,(1994-),硕士研究生.研究方向为SoC设计

    景佳   男,(1977-),博士,副教授.研究方向为大学物理教学和医学物理计算

    许丁鸿  男,(1996-),硕士研究生.研究方向为SoC设计

    通讯作者:

    宋宇鲲(通讯作者)  男,(1975-),博士,副研究员.研究方向为面向数据密集与计算机密集应用的SoC/MPSoC体系结构与实现. E-mail:songyukun@hfut.edu.cn

  • 中图分类号: TN47

Design and implementation of high performance FFT processor based on conflict-free access rules

  • 摘要:

    高性能快速傅里叶变换(FFT)处理器在雷达与通信等实时信号处理系统中具有广泛的应用场景.本文通过优化无冲突访存规则,结合基-2和基-8时域抽取的FFT算法,设计了一种高性能的混合基FFT处理器.该处理器采用基于存储的架构,主要组成单元包括蝶形运算单元,存储单元和控制单元.通过优化无冲突访存规则以及旋转因子生成方案,提高计算速度和硬件效率。在SMIC 40nm标准CMOS工艺下,FFT处理器工作主频超过500 MHz,核心面积为1.76×0.85 mm2,且计算结果信噪比超过136 dB.在32K点FFT计算任务下,计算速度相比同类型FFT处理器提高约4倍.

     

  • 图 1  基8 DIT-FFT蝶形运算图

    图 2  FFT处理器结构框图

    图 3  蝶形单元结构

    图 4  源数据输入存储块循环

    图 5  计算过程中存储块循环

    图 6  伪码

    图 7  旋转因子生成单元

    图 8  Layout图

    图 9  FFT计算时间

    表  1  旋转因子误差分析

    SNR 平均误差 最大误差
    147.210 7 1.714 3e-08 1.192 1e-07
    下载: 导出CSV

    表  2  误差分析

    序列长度 SNR 平均误差 最大误差
    1 k 实部 138.13 1.0110e-5 4.5776e-5
    虚部 137.94 1.0750e-5 45776e-5
    2 k 实部 137.35 1.5911e-5 6.8665e-5
    虚部 137.27 1.6534e-5 1.2207e-4
    8 k 实部 136.27 3.7476e-5 2.4414e-4
    虚部 136.56 3.7565e-5 2.4414e-4
    16 k 实部 136.09 5.6936e-5 3.6621e-4
    虚部 136.00 5.6542e-5 4.8828e-4
    32k 实部 136.25 7.5934e-5 4.8828e-4
    虚部 136.33 7.6528e-5 9.7656e-4
    下载: 导出CSV
  • [1] COOLEY J W, TUKEY J W. An algorithm for the machine calculation of complex Fourier series[J]. Mathematics of Computation, 1965, 19(90): 297-301. DOI: 10.1090/S0025-5718-1965-0178586-1.
    [2] HASAN M, ARSLAN T, THOMPSON J S. A novel coefficient ordering based low power pipelined radix-4 FFT processor for wireless LAN applications[J]. IEEE Transactions on Consumer Electronics, 2003, 49(1): 128-134. DOI: 10.1109/TCE.2003.1205465.
    [3] 宋玮, 李如玮, 代栋敏.基于FPGA的基8-FFT处理器设计[J].科技导报, 2010, 28(16): 67-70. https://www.cnki.com.cn/Article/CJFDTOTAL-KJDB201016025.htm

    SONG W, LI R W, DAI D M. Radix-8 FFT processor design based on FPGA[J]. Science & Technology Review, 2010, 28(16): 67-70. https://www.cnki.com.cn/Article/CJFDTOTAL-KJDB201016025.htm
    [4] WANG Z K, LIU X, HE B S, et al. A combined SDC-SDF architecture for normal I/O pipelined radix-2 FFT[J]. IEEE Transactions on Very Large Scale Integration (VLSI)Systems, 2015, 23(5): 973-977. DOI: 10.1109/TVLSI.2014.2319335.
    [5] LIU S H, LIU D K. A high-flexible low-latency memory-based FFT processor for 4G, WLAN, and future 5G[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2019, 27(3): 511-523. DOI: 10.1109/TVLSI.2018.2879675.
    [6] XIA K F, WU B, XIONG T, et al. A memory-based FFT processor design with generalized efficient conflict-free address schemes[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2017, 25(6): 1919-1929. DOI: 10.1109/TVLSI.2017.2666820.
    [7] SUN M X, TIAN L Y, DAI D M. Radix-8 FFT processor design based on FPGA[C]//Proceedings of the 2012 5th International Congress on Image and Signal Processing. Chongqing: IEEE, 2012: 1453-1457. DOI: 10.1109/CISP.2012.6469786.
    [8] JIANG R M. An area-efficient FFT architecture for OFDM digital video broadcasting[J]. IEEE Transactions on Consumer Electronics, 2007, 53(4): 1322-1326. DOI: 10.1109/TCE.2007.4429219.
    [9] 王江, 黑勇, 郑晓燕, 等.基于无冲突地址生成的高性能FFT处理器设计[J].微电子学与计算机, 2007, 24(3): 15-19.DOI: 10.3969/j.issn.1000-7180.2007.03.004.

    WANG J, HEI Y, ZHENG X Y, et al. Design of high performance FFT processor with conflict free memory access[J]. Microelectronics & Computer, 2007, 24(3): 15-19. DOI: 10.3969/j.issn.1000-7180.2007.03.004.
    [10] YU J Y, HUANG D, LI X, etal. Conflict-free architecture for multi-butterfly parallel processing in-place Radix-r FFT[C]//Proceedings of the 2016 IEEE 13th International Conference on Signal Processing (ICSP). Chengdu: IEEE, 2016. DOI: 10.1109/ICSP.2016.7877884.
    [11] 蔚接锁.基于FPGA与流水线CORDIC算法的FFT处理器的实现[D].天津: 天津大学, 2009.

    WEI J S. The implementation of a FFT processorbased on FPGA and CORDIC algorithm[D]. Tianjin: Tianjin University, 2009.
    [12] ZHANGD L, HUANG L, SONG Y K, et al. Design and implementation of 1-D and 2-D mixed architecture FFT processor in heterogeneous multi-core SoC based on FPGA[J].International Journal of Control and Automation, 2014, 7(6): 177-188. DOI: 10.14257/ijca.2014.7.6.18.
    [13] STEVENSON D. 754-1985-IEEE standard for binary floating-point arithmetic[S].New York: IEEE, 1985. DOI: 10.1109/IEEESTD.1985.82928.
    [14] HAN F, LI L, WANG K, et al. An ultra-long FFT architecture implemented in a reconfigurable application specified processor[J]. IEICE Electronics Express, 2016, 13(13): 20160504. DOI: 10.1587/elex.13.20160504.
    [15] 周益超.数字广播通信系统中FFT的算法仿真与FPGA实现[D].南京: 东南大学, 2016.

    ZHOU Y C. A simulation of FFT algorithm and FPGA implementation in digital broadcasting communication system[D]. Nanjing: Southeast University, 2016.
  • 加载中
图(9) / 表(2)
计量
  • 文章访问数:  352
  • HTML全文浏览量:  233
  • PDF下载量:  22
  • 被引次数: 0
出版历程
  • 收稿日期:  2020-04-19
  • 修回日期:  2020-05-10

目录

    /

    返回文章
    返回