• 北大核心期刊(《中文核心期刊要目总览》2017版)
  • 中国科技核心期刊(中国科技论文统计源期刊)
  • JST 日本科学技术振兴机构数据库(日)收录期刊

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

基于UVM验证方法学的纵向可重用研究

熊涛 蒋见花

熊涛, 蒋见花. 基于UVM验证方法学的纵向可重用研究[J]. 微电子学与计算机, 2016, 33(4): 64-68.
引用本文: 熊涛, 蒋见花. 基于UVM验证方法学的纵向可重用研究[J]. 微电子学与计算机, 2016, 33(4): 64-68.
XIONG Tao, JIANG Jian-hua. Research of Vertical Reuse Based on UVM[J]. Microelectronics & Computer, 2016, 33(4): 64-68.
Citation: XIONG Tao, JIANG Jian-hua. Research of Vertical Reuse Based on UVM[J]. Microelectronics & Computer, 2016, 33(4): 64-68.

基于UVM验证方法学的纵向可重用研究

详细信息
    作者简介:

    熊涛  男,(1989-),硕士研究生,研究方向为数字集成电路物理设计与验证.E-mail: xiongtao@ime.ac.cn

    蒋见花  女,(1976-),副研究员.硕士生导师,研究方向为数字集成电路低功耗设计

  • 中图分类号: TN47

Research of Vertical Reuse Based on UVM

  • 摘要:

    现在片上系统(SOC)的复杂度和集成度越来越高, 这给验证带来了巨大的挑战.传统的验证方法存在各种不足, 在效率方面已经远远达不到生产的要求.UVM是近年来兴起的一种高效的通用验证方法学, 不仅可以缩短验证周期, 而且具有很好的可重用性.UVM验证方法学的可重用主要分为横向的可重用和纵向的可重用, 主要阐述了UVM中纵向可重用的方法, 并以APB总线为例, 描述了从模块级到系统级的验证平台的搭建方法, 这种方法很好地体现了纵向重用提高验证效率的优势.

     

  • 图 1  典型的UVM验证平台框图

    图 2  具有三个模块的简单芯片

    图 3  基于环境重用的验证平台

    图 4  sequence的纵向重用

    图 5  APB总线验证平台

    图 6  验证平台目录结构及重用

    表  1  APB从模块的地址范围

    APB从模块           地址范围
    UART0 ‘h4002_0000 ~’h4002_3FFF
    UART1 ‘h4002_4000 ~’h4002_7FFF
    SPI ‘h4001_0000 ~’h4001_3FFF
    GPIO ‘h4010_0000 ~’h4010_3FFF
    下载: 导出CSV

    表  2  各个模块的sequence重用

    顶层序列 模块级序列 描述
    u2a_incr_payload uart_ctrl_config_reg_seq UART的寄存器配置序列
    uart_incr_payload_seq UART UVC向UART发送数据
    intrpt_seq AHB UVC读取UART接收缓存器中的数据
    ahb_to_uart_wr AHB UVC向UART UVC发送数据
    apb_spi_incr_payload spi_cfg_reg_seq SPI的寄存器配置序列
    spi_incr_payload SPI UVC向SPI发送数据
    read_spi_rx_reg AHB UVC读取SPI接收缓存中的数据
    ahb_to_spi_wr AHB UVC向SPI UVC发送数据
    spi_en_tx_reg_seq SPI数据发送使能
    apb_gpio_simple_vseq gpio_cfg_reg_seq GPIO的配置寄存器序列
    gpio_simple_trans_seq GPIO UVC向GPIO发送数据
    read_gpio_rx_reg AHB UVC读取GPIO接收缓存器中的数据
    ahb_to_gpio_wr AHB UVC向GPIO UVC发送数据
    下载: 导出CSV
  • [1] SalahK. A UVM-based smart functional verification platform: Concept, pros, cons, and opportunities[C]//Design & Test Symposium (IDT), 9th International. Dead Sea: IEEE, 2014: 94-99.
    [2] 李博. 基于system verilog-vmm的仿真环境设计及其应用[D]. 哈尔滨: 哈尔滨工业大学, 2009: 3.
    [3] 张强. UVM实战[M]. 北京: 机械工业出版社. 2014: 4.
    [4] Drechsler R, Chevallaz C, Fummi F, et al, Panel: Future SoC verification methodology: UVM evolution or revolution[C]//Design, Automation and Test in Europe Conference and Exhibition (DATE). Dresden: DATE, 2014: 1-5.
    [5] Yun Young-Nam. Beyond UVM for practical SoC verification[C]//SoC Design Conference (ISOCC), 2011. Jeju: ISOCC, 2011: 158-162.
  • 加载中
图(6) / 表(2)
计量
  • 文章访问数:  359
  • HTML全文浏览量:  69
  • PDF下载量:  7
  • 被引次数: 0
出版历程
  • 收稿日期:  2015-06-18
  • 修回日期:  2015-08-07

目录

    /

    返回文章
    返回