• 北大核心期刊(《中文核心期刊要目总览》2017版)
  • 中国科技核心期刊(中国科技论文统计源期刊)
  • JST 日本科学技术振兴机构数据库(日)收录期刊

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

一种自适应可重构通用浮点加速器的设计

余振波 聂言硕 宋宇鲲 侯宁

余振波, 聂言硕, 宋宇鲲, 侯宁. 一种自适应可重构通用浮点加速器的设计[J]. 微电子学与计算机, 2021, 38(1): 89-94.
引用本文: 余振波, 聂言硕, 宋宇鲲, 侯宁. 一种自适应可重构通用浮点加速器的设计[J]. 微电子学与计算机, 2021, 38(1): 89-94.
YU Zhen-bo, NIE Yan-shuo, SONG Yu-kun, HOU Ning. Design of an adaptive reconfigurable general-purpose floating-point accelerator[J]. Microelectronics & Computer, 2021, 38(1): 89-94.
Citation: YU Zhen-bo, NIE Yan-shuo, SONG Yu-kun, HOU Ning. Design of an adaptive reconfigurable general-purpose floating-point accelerator[J]. Microelectronics & Computer, 2021, 38(1): 89-94.

一种自适应可重构通用浮点加速器的设计

基金项目: 

国家自然科学基金 61874156

详细信息
    作者简介:

    余振波  男,(1995-),硕士研究生.研究方向为嵌入式系统综合测试

    聂言硕  男,(1995-),硕士研究生.研究方向为集成电路设计与测试

    宋宇鲲  男,(1975-),博士,副研究员.研究方向为面向数据密集与计算机密集应用的SoC/MPSoC体系结构与实现

    通讯作者:

    侯宁(通讯作者)   男,(1982-),博士,副教授.研究方向为SoC设计、片上网络、多核系统设计.E-mail: 30090811@hncj.edu.cn

  • 中图分类号: TN47

Design of an adaptive reconfigurable general-purpose floating-point accelerator

  • 摘要:

    用加速器因其专业性过强往往缺乏一定的灵活性,在处理不同类型的应用时不可避免的导致能效比的下降.本文设计了一款自适应可重构浮点加速器,它可以根据计算任务需求和可重构计算资源使用情况,在运行时将计算任务映射到可重构计算资源,具有自适应可重构的能力.该浮点加速器整体采用“RISC-V+可重构浮点运算单元”的架构,可重构浮点运算单元由一系列粗粒度浮点运算器构成,负责具体的浮点计算.该设计在Xilinx Ultrascale XCVU440FPGA芯片上进行了原型验证,结果表明,该浮点加速器具有较广的应用面,运算效率高,算法适应性强.

     

  • 图 1  浮点加速器架构

    图 2  RFU结构

    图 3  PE结构

    图 4  任务映射示意图

    图 5  配置信息体结构

    图 6  分配PE计算资源

    图 7  不同实现方案的性能比较

    表  1  加速器资源消耗

    name CLB LUTs Block RAM DSPs CLB
    RISC-V 1 158 4 0 254
    RFU 9 318 0 14 1 665
    Data memory 1 638 16 0 331
    Controller 1 118 0 0 421
    LOAD/STORE 121 2 0 122
    RGFA 13 341 22 14 2 386
    下载: 导出CSV

    表  2  不同应用的执行周期

    应用类型 Cortex-A9 浮点加速器(8个基础运算单元) 浮点加速器(16个基础运算单元)
    Complex_mul_1K 43 205 1 437 744
    Dot_product_1K 14 049 7 802 4 493
    Matrix_mul_64x64 5 959 203 1 163 264 678 384
    FFT_8_1K 88 236 21 482 16 712
    Jacobi_16x16 3 680 273 1 523 465 1 274 406
    下载: 导出CSV
  • [1] CHEN Z Y, ZHOU H, GU J.R-accelerator: an RRAM-based CGRA accelerator with logic contraction[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2019, 27(11): 2655-2667. DOI: 10.1109/TVLSI.2019.2925937.
    [2] WIJTVLIET M, WAEIJEN L, CORPORAAL H.Coarse grained reconfigurable architectures in the past 25 years: overview and classification[C]//Proceedings of2016 International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation. Agios Konstantinos, Greece: IEEE, 2016: 235-244. DOI: 10.1109/SAMOS.2016.7818353.
    [3] SINGH H, LEE M H, LU G M, et al. MorphoSys: an integrated reconfigurable system for data-parallel and computation-intensive applications[J]. IEEE Transactions on Computers, 2000, 49(5): 465-481. DOI: 10.1109/12.859540.
    [4] MEI B F, VERNALDE S, VERKEST D, et al. ADRES: an architecture with tightly coupled VLIW processor and coarse-grained reconfigurable matrix[M]//CHEUNGP Y K, CONSTANTINIDES G A.Field Programmable Logic and Application. Berlin, Heidelberg: Springer, 2003: 61. DOI: 10.1007/b12007.
    [5] HARBAUM T, SCHADE C, DAMSCHEN M, et al.Auto-SI: an adaptive reconfigurable processor with run-time loop detection and acceleration[C]//Proceedings of the 2017 30th IEEE International System-on-Chip Conference. Munich, Germany: IEEE, 2017: 153-158. DOI: 10.1109/SOCC.2017.8226027.
    [6] BECK A C S, RUTZIG M B, CARRO L.A transparent and adaptive reconfigurable system[J]. Microprocessors and Microsystems, 2014, 38(5): 509-524. DOI: 10.1016/j.micpro.2014.03.004.
  • 加载中
图(7) / 表(2)
计量
  • 文章访问数:  277
  • HTML全文浏览量:  134
  • PDF下载量:  23
  • 被引次数: 0
出版历程
  • 收稿日期:  2020-04-19
  • 修回日期:  2020-05-10

目录

    /

    返回文章
    返回